FR
IT Link vous accompagne de l’architecture à l’industrialisation, dans le respect des normes et des délais.
Dans l’aéronautique, le ferroviaire, l’automobile, le spatial, l’énergie ou encore le médical, le logiciel ne peut pas tomber en panne. Une défaillance peut impacter la sécurité des personnes, la disponibilité d’un service essentiel ou la conformité réglementaire.
Par « hautes contraintes », on désigne la convergence d’exigences qui s’additionnent : déterminisme temporel, sûreté démontrable, cybersécurité robuste, tenue environnementale et maîtrise du cycle de vie. L’enjeu n’est pas seulement de « faire fonctionner » le système, mais de prouver qu’il fonctionne de manière prévisible dans toutes les situations pertinentes.
Les niveaux d’intégrité (SIL/ASIL) guident l’architecture et la vérification. Nos experts traitent les dangers par l’analyse (FMEA/FTA), la tolérance aux pannes (détection/diagnostic, modes dégradés, fail-safe ou fail-operational) et l’indépendance des activités de validation. Les preuves attendues sont planifiées dès le départ et consolidées dans un safety case structuré.
Les latences doivent être bornées (deadlines strictes, WCRT/WCET selon besoin). Cela implique un ordonnancement maîtrisé, le contrôle des sections critiques (priorités, inversions), l’optimisation mémoire/CPU et I/O (DMA, files, buffers), ainsi que la prévisibilité des réseaux (ex. fenêtres temps réel, TSN quand pertinent). Les marges sont mesurées et suivies dans le temps.
Les systèmes connectés nécessitent une approche de défense en profondeur, intégrant notamment le secure boot, la protection des secrets (TPM, SE, HSM), le chiffrement des communications et des artefacts, des mises à jour OTA signées avec mécanisme de rollback, ainsi que le cloisonnement logiciel et une politique rigoureuse de gestion des clés.
La sécurité est intégrée dès la conception (threat modeling) et validée tout au long du cycle de vie par des tests, des revues de code et une supervision continue en exploitation.
Les exigences sont intégralement traçables, depuis l’expression du besoin jusqu’aux activités de vérification et aux preuves associées. Les plans de test couvrent tous les niveaux (unitaire, intégration, système et non-régression) avec des objectifs de couverture alignés sur le référentiel applicable (jusqu’au MC/DC si requis) et incluent, le cas échéant, la qualification des outils utilisés. La documentation est produite et maintenue en continu afin de garantir la conformité et de préparer les audits sans aléa.
Le produit doit rester fiable dans le temps et dans son environnement opérationnel, en respectant les contraintes CEM, chocs et vibrations, plages de températures étendues, humidité et exigences énergétiques. Les choix de composants et les règles de conception (dérating, marges, etc.) sont orientés vers la durabilité. L’industrialisation et la maintenance en condition opérationnelle intègrent la gestion de l’obsolescence et assurent la sécurité tout au long du cycle de vie.
Nous cadrons les objectifs et les risques, consolidons les exigences et définissons une architecture cible alignée sur vos marges (latence, sûreté, sécurité, énergie).
Le choix des plateformes (MCU/SoC/FPGA), des bus (CAN, ARINC 429, AFDX, Ethernet TSN…) et de l’OS/RTOS (Linux embarqué, QNX, VxWorks, FreeRTOS, Zephyr, AUTOSAR) est argumenté et documenté.
La conception suit un cycle en V outillé, avec partitionnement fonctionnel et security by design.
Nous réalisons les couches basses (drivers, BSP, HAL), les middlewares et les applications temps réel, en appliquant des règles de code (MISRA/CERT C) et des pratiques d’optimisation C/C++/Rust adaptées aux contraintes mémoire/CPU.
L’intégration des piles de communication et des frameworks (AUTOSAR Classic/Adaptive, POSIX) est maîtrisée et testée sur banc.
Nous établissons une stratégie de vérification conforme à votre référentiel (SIL/ASIL/DO‑178C/EN 50128/IEC 62304), couvrant l’unitaire, l’intégration, le système, la non‑régression et le HIL/SIL.
La couverture (jusqu’au MC/DC si requis) et la traçabilité exigences↔tests sont pilotées et nous préparons l’ensemble des pièces du dossier de conformité et des audits.
Nous concevons des architectures sécurisées (thread modeling, durcissement), mettons en place le secure boot, la protection des secrets (TEE/TPM/HSM) et des mises à jour OTA signées avec stratégie de retour arrière.
La conformité aux cadres ISO 21434 et IEC 62443 est adressée avec SBOM et gestion des vulnérabilités.
Nous mettons en œuvre une usine logicielle adaptée aux environnements contraints (CI/CD, builds reproductibles, artefacts signés), intégrons les tests déterministes au pipeline et organisons l’exploitation et le MCO (rétro‑ingénierie, gestion d’obsolescences, supervision).
Votre plateforme est conçue pour durer et être opérée.
Chaque système embarqué est conçu et développé sur mesure pour répondre à votre contexte technique, réglementaire et opérationnel. Les exemples ci‑dessous illustrent des périmètres typiques et n’épuisent pas notre champ d’intervention.
Des systèmes où une défaillance logicielle impacte la sécurité, la disponibilité ou la conformité réglementaire. On vise des comportements déterministes et prouvables.
Un RTOS offre une prévisibilité stricte (latences bornées) pour le contrôle fin. Linux convient à des traitements complexes (réseaux, IA) avec durcissement adapté. Les architectures hybrides sont fréquentes.
Selon le secteur : DO‑178C, ISO 26262, EN 50128/50657, IEC 62304, IEC 61508, ISO 21434, IEC 62443, MISRA… Nous alignons nos livrables sur ces cadres.
Security‑by‑design (menaces, surface d’attaque), secure boot, SBOM, mises à jour sécurisées, durcissement, surveillance d’intégrité et gestion des vulnérabilités.
